Beteiligungsprozess zur Designinitiative

Moderation: Dr. Heiner Flocke (iC-Haus)

1.1 Bieten eigene ASICs Vorteile?

• eigene ASICs sind ein Alleinstellungsmerkmal
• ASICs sind technisch fast immer sinnvoll; ob kommerziell sinnvoll, ist nicht trivial zu beantworten
• eigener ASIC basiert auf eigenem IP --> Grundlage für Business-Case
• mit kleineren Knoten sinkt die Anzahl möglicher Business-Cases, da der Designaufwand sehr aufwändig, die Stückzahlen tendenziell groß und der Zugang teuer sind

1.2 Welche Herausforderungen und Hürden bestehen aktuell insbesondere für KMU und MU beim Chipdesign?

• Potenzial bei Analog/Mixed-signal-Design, etc. hoch, da nicht jedes Jahr auf einen neuen Prozessknoten gesetzt werden muss
• ASICs lohnen sich insbesondere, wenn das ASIC über lange Zeit verkauft werden kann
• Aufbau einer eigenen (Design)-Infrastruktur muss mit der Analyse von Business Cases beginnen
• kleine Stückzahlen sind kritisch, Halbleitermangel macht FPGAs und µController schwer verfügbar

1.3 Welche Technologien sind von besonderer Bedeutung (z.B. HF, analog/mixed-signal, Power, Integrationsgrad, u.a.)?

• Es sind alle aufgezählten Technologien relevant
• Chiplets als Chance
  • Verbindung von kleinen und großen Knoten
  • höhere Stückzahlen
  • standardisierte Interfaces
  • Markplatz für Chiplets
  • Arbeitsteilung
• Herausforderungen beim Chiplet-Ansatz sind Co-Design, Advanced Packaging, etc.; Chiplet-Ansatz könnte aber ein Schlüssel für Europa sein
• Bislang gibt es keinen kommerziellen Anbieter von vielseitig einsetzbaren komplexen Packaging-Lösungen, wie z.B. der Chiplet Technologie
• in Deutschland/Europa fehlt ein Weg, um in die fortschrittlichen Knoten zu kommen
• Zugang zu kleinen Knoten ist selbst für Großunternehmen eine große Herausforderung
• KMU können kleine Knoten nicht erschließen
• Wenn in Deutschland/Europa keine Computerchips gebaut werden, werden die USA und China nicht nur die Chips, sondern auch die zugehörigen Ökosysteme (Software, etc.) bestimmen
• Die große Schwierigkeit besteht darin, große Business-Cases zu generieren um in großen Stückzahlen Chips zu vermarkten

1.4 Brauchen wir insbesondere für KMU ein Ökosystem, welches Chipdesign durch die Bereitstellung wichtiger Komponenten (IP-Blöcke, EDA-Tools, Design-Flows, Zugang zu Herstellern) wesentlich vereinfacht?

• Wer stellt Chips in kleinen Stückzahlen her?
• Wer betreibt Packaging in Europa?
• Zugang zu Pilotlinien vereinfachen
• KMU brauchen evtl. schon Chips in kleinen Knoten, können diese aber nicht selbst designen

Moderation: Professor Dr.-Ing. Georg Sigl (TU München)

2.1 Gibt es einen Fachkräftemangel? In welchen Bereichen des Chip-Design ist der Fachkräftemangel besonders ausgeprägt?

• Fachkräftemangel ist groß
• geschätzter Bedarf bis 2030: etwa 50.000 Chipdesignerinnen/-designer, sowohl in den Bereichen Analog- als auch Digitaldesign
• zur Deckung des Bedarfs ist eine 10-fach höhere Absolventenzahl notwendig
• Verweis auf VDE-Studie Arbeitsmarkt 2022 – Elektroingenieurinnen und Elektroingenieure: Lücke fehlender E-Ingenieure wächst um 10.000 pro Jahr
• möglicher Ansatz: Informatiker zu hardware-nahen Software-Arbeit aus- und weiterbilden

2.2 Worin liegen die Ursachen für den Fachkräftemangel?

• grundsätzlich Rückgang der Studierendenzahlen
• Hardwareentwicklung ist weniger präsent als Softwareentwicklung
• geringe Anzahl an Professuren im Bereich Chipdesign
• hohe Eintrittsbarriere (Kosten, NDAs) für die Ausbildung von Studierenden im Chipdesign im Vergleich zu anderen Teildisziplinen der Elektrotechnik; vor allem NDAs bei PDKs behindert Transfer von Anwendungen in die Lehre

2.3 Wie kann man Nachwuchs für Chip-Design begeistern? Welche technischen und wirtschaftlichen Anreize sind notwendig?

• Motivation und Anreize müssen bereits in der Schulzeit ansetzen und wirken
• (mehr) Vorbilder für Frauen in technischen Berufen bereits während des Studiums
• breit angelegte Imagekampagnen für Mikroelektronik und speziell Chipdesign zur erhöhten Sichtbarkeit in der Öffentlichkeit (über die regionalen Aktionen hinaus)
• Änderung von Narrativen, da sich Studierende nicht unbedingt für Studiengänge, sondern für Themen interessieren (z.B. Bezeichnung der E-Technik-Studiengänge bzw. Vertiefungen ändern mit Fokus auf smarten Themen wie Nachhaltigkeit, Erneuerbare Energien, etc.)

Moderation: Dr. Ferdinand Bell (NXP Semiconductors Germany GmbH)

3.1 Ist ein ausreichend niederschwelliger Zugang zu Designtools, IP und Foundries gegeben? (aus der Perspektive von KMU, GU und HS/FE)

• Grundsätzlich bekommen Universitäten recht gut Zugang zu Technologien; modernste Technologien sind aber schwer oder gar nicht zugänglich
• Schwierigkeit bei der Einbindung von PDKs in Designtools: Bspw. unterschiedliche Namenskonventionen – hier sollte Standardisierung ansetzen

3.2 Worin bestehen aktuell die Hürden?

• IP-Kosten für Unis nicht finanzierbar, manchmal höher als die Fertigungskosten
• Unterstützung durch Europractice nicht immer gegeben
• Fehlendes institutionelles Wissen – fehlender Mittelbau an Universitäten
• Es fehlen die Anwendungen mit wirtschaftlichen Stückzahlen, wo aber die großen Player nicht den Markt beherrschen -> Chancen für beispielsweise Edge AI in Europa
• Designkompetenz/-kapazität fehlt bei KMUs/Start-Ups, kaum Unterstützung vorhanden

3.3 Welche Lösungsansätze hätten die größte Hebelwirkung?

• Standardisierung bei den Schnittstellen (EDA-Tools/PDKs) kann an mehreren Stellen erhebliche Verbesserungen erbringen – dagegen stehen aber klar die Eigeninteressen der Foundries und der EDA-Softwareanbieter
• Designkompetenzzentren könnten nachhaltig Kompetenzen und Ressourcen bündeln
• Europractice ist für Forschungseinrichtungen und Hochschulen ein sehr guter Zugangspunkt: Ausbau zu einer permanenten Einrichtung ist wünschenswert

3.4 Welche Probleme gibt es aktuell mit IP? (Vertrauenswürdigkeit, Testbarkeit, Skalierbarkeit)

• Der wirkliche Aufwand der IP-Entwicklung wird weiterhin massiv untergeschätzt; Validierung und Aufbau der Prozesse gehören hier dazu und rechtfertigen meist die Kosten für IP

Moderation: Professor Dr. Stefan Wallentowitz (Hochschule München)

4.1 Wo liegt das Problem mit closed-source Lösungen?

• eklatante Abhängigkeiten von US-Anbietern verbunden mit sehr großen finanziellen Aufwänden
• Hürde ist vor allem ein niederschwelliges Angebot für EDA-Tools
• durch ClosedSource-Lösungen weniger Zulauf und Intransparenz
• Technologiesouveränität in Europa nur möglich mit OpenSource-EDA-Werkzeugen
• OpenSource-Ansätze (EDA/PDKs) sind vorteilhaft für die Ausbildung und Lehre, ein Zulauf im Chipdesign ist klar erkennbar, Verbesserung des akademischen Austauschs und der Erhöhung der Sichtbarkeit auf internationalen Fachkonferenzen
• Zusammenführung und Kombination von ClosedSource und OpenSource-Werkzeugen wünschenswert
• leistungsfähige OpenSource-Toolchain für fortschrittliche Knoten nicht realistisch

4.2 Inwiefern sind OpenSource/OpenPDK Lösungen attraktiv für KMU, GU, FE/HS, Foundries?

• OpenSource-Werkzeuge als Anreiz für Schüler/Studierende, um Fachkräftemangel entgegenzuwirken
• darüber hinaus auch Ausbildung mit den industrierelevanten (ClosedSource)-Tools
• Umstieg zwischen OpenSource-/ClosedSource-Tools wird als gar nicht so schwierig eingeschätzt
• OpenSource-EDA-Flows fördern Innovation im Chip Design-Bereich, Grundlagen des Designflows sind wichtiger als die spezifischen Tools

4.3 Welche Vorteile bieten offene Designtools hinsichtlich Workflow, Verifikation und Testing?

• offene Designwerkzeuge werden bereits eingesetzt, z.B. im Platinendesign
• zunehmend interaktive Tools mit Teilautomatisierung, weitere Automatisierung ist wichtig
• Schwierigkeit bei Tools für kleine Knoten besteht in der zunehmenden Komplexität im Systemdesign / Co-Design
• Design der Tools für kleine Knoten muss zügig erfolgen, um kurze Produktionszeiten zu realisieren; Förderung von OpenSource ist wichtig, aber bei kleinen Knoten sind die Designer/Entwickler an die kommerziellen (ClosedSource) Tools gebunden
• Vorteile von OpenSource und ClosedSource sind langfristig wichtig, parallele Entwicklung sinnvoll
• Gefahr besteht, dass OpenSource-Werkzeuge repliziert werden, obwohl sie am Markt schon verfügbar sind

4.4 Welche Vorteile bietet offenes IP in Bezug auf Sicherheit, Testing, Wiederverwertbarkeit?

• Beispiel Analogdesign: Wiederverwendung von alten Designs oder Notwendigkeit ständig neuer Designs für individuelle Anwendungen, vorhandenes IP muss immer noch angepasst werden – quelloffenes und modulares IP bietet hier großes Potenzial für Wertschöpfung und Effizienz
• Hardware-nahe IP ist typischerweise an Foundry und dazugehöriges Ökosystem gebunden
• technologische Souveränität verlangt nach vollständiger Toolchain
• Vereinen von EDA und Design würde langfristig zu Effizienzsteigerungen bei vergleichsweise geringen Aufwänden (Kosten, Ressourcen) führen