



Bundesministerium  
für Bildung  
und Forschung

# Vorstellung der Fördermaßnahme DE:Sign



Dr. Tina Tauchnitz  
VDI/VDE-IT




Dr. Korbinian Schreiber  
VDI/VDE-IT



# Fördermaßnahme DE:Sign Design-Instrumente für souveräne Chipentwicklung mit Open-Source

Open-Source:

Fokus auf Quelloffenheit der zu erforschenden  
Ansätze für Werkzeuge, Methoden und Chipdesigns



© Alexander Limbach - AdobeStock



# Motivation - Vorteile von Open-Source erschließen

- Aufbau von **technologieoffenen** Werkzeugketten und **Schließen von Lücken** in Designprozessen
- Reduzierung der Zugangshürden für einen **leichteren Einstieg** ins Chipdesign
- **Verkürzung** der **Entwicklungszeit** für innovative Chips
- Berücksichtigung der **Bedarfe** der Anwender im Entwurfsprozess
- Steigerung der **Attraktivität** der Chipentwicklung bei jungen Talenten
- Mobilisierung der **Kreativität und Innovationskraft** der Wissenschaft
- Steigerung der **Transparenz und Vertrauenswürdigkeit** bei der Chipentwicklung



# Zuwendungszweck

- Erforschung neuer Designinstrumente und -methoden sowie Chipdesigns mit hoher wissenschaftlicher und künftig wirtschaftlicher **Relevanz**
- Fokus auf **Quelloffenheit** der zu erforschenden Ansätze
- Neuerungen im Chipdesign und Entwurfsprozess mit hohem **Innovationsgrad**
- Konkrete **Anwendung und Perspektive** für mittel-/langfristige Verwertung
- Beteiligung von wissenschaftlichen **Nachwuchskräften**
- **Austausch** zwischen Industrie, Hochschulen und Forschungseinrichtungen



# Forschungsgegenstand

## a. Quelloffene EDA-Werkzeuge, PDKs und IP-Bibliotheken

- Quelloffene und technologieoffene EDA-Werkzeuge und Werkzeugkomponenten (Entwurfs-, Simulations-, Verifikationswerkzeuge)
- Prozesse für den Aufbau und die Validierung von Schaltungs-IP, Neu- oder Weiterentwicklung von IP-Blöcken, Modularität von IP-Bibliotheken
- PDKs mit offenen Standards, Zugang zu quelloffenen PDKs für ausgewählte Fertigungstechnologien



# Forschungsgegenstand

## **b. Entwicklung neuer (quelloffener) Entwurfsmethodik**

- Domänenspezifischen Hardware-Beschreibungssprachen und Werkzeugen zur HDL-basierten Schaltungssynthese
- Neuen Simulationsmethoden für die Validierung
- Neuen Methoden für die formale Verifikation
- Integration von Algorithmen der Künstlichen Intelligenz bzw. des maschinellen Lernens in EDA-Werkzeugketten, z. B. für die Verifikation



# Forschungsgegenstand

## b. Entwicklung neuer (quelloffener) Entwurfsmethodik

- Offene Standardisierung von Schnittstellen im Designprozess
- Methoden zur Einbindung von IP-Bibliotheken in eine Schaltungsentwicklungsumgebung bzw. Fertigungstechnologie oder zur Einbindung von (offenen) PDKs in (quelloffene) EDA-Werkzeuge
- Methoden zur automatisierten Synthese und/oder zur Simulation und Validierung des Hardwareentwurfs (CI/CD, Unit Tests, etc.)
- Konzepte für die Umsetzung des Hardware-Software-Co-Designs



# Forschungsgegenstand

- c. **Neuartige Chipdesigns einschließlich neuer Ansätze für Architekturen und Topologien** auf der Basis von quelloffenen EDA-Werkzeugen, PDKs und IP **im Rahmen von Designprojekten** mit der Erbringung des Nachweises der Machbarkeit (Hardware/virtueller Demonstrator)
- d. **Entwicklung und Erforschung von Entwurfswerkzeugen, PDKs und IP für neuartige Technologien** (z.B. Chiplet, Advanced Packaging, MEMS, Hochfrequenz, Hochvolt, (Ultra-)Low-Power, Photonik etc.)
  - Hier auch Nutzung von nicht quelloffenen Werkzeugen möglich





# Übergeordnete Anforderungen

- Einbeziehung der gesamten **Entwicklungs- und Prozesskette** bis hin zur Anwendung
- Entwicklungsarbeiten an der quelloffenen Werkzeugkette
- Werkzeuge mit einer über das reine Experimentalstadium hinausgehenden **Reife**
- Berücksichtigung der **Technologiesouveränität, Vertrauenswürdigkeit und Nachhaltigkeit** im Entwurfsprozess und bei der Chipentwicklung
- Enge **Kooperation** mit dem nationalen Chipdesign-Netzwerk



# Förderfähig

- FuE-Aufwendungen in industrie- oder wissenschaftsgetriebenen, vorwettbewerblichen Verbundvorhaben, aber auch Einzelvorhaben
- Klarer Bezug zu Chipdesign und Mikroelektronikentwicklung
- Lösungen, die deutlich über den Stand der Technik hinausgehen
- Hohes wissenschaftlich-technisches und wirtschaftliches Risiko
- Große Breitenwirksamkeit



# Nicht förderfähig

- Ansätze, die überwiegend auf Basis kommerzieller, industriell etablierter Standardsoftware realisiert werden und dabei keine relevanten Entwicklungsarbeiten zum Schließen von Lücken in der kommerziellen Werkzeugkette liefern
- Ansätze, die eine reine inkrementelle Weiterentwicklungen von Standardsoftware verfolgen
- Vorhaben der reinen Grundlagenforschung



# Wer wird gefördert?

Hochschulen, außeruniversitäre Forschungseinrichtungen, Unternehmen mit Sitz in Deutschland

- hohe Beteiligung von KMU/Start-ups
- angemessene Beteiligung von Hochschulen für angewandte Wissenschaften, Fachhochschulen und technischen Hochschulen
- angemessene Beteiligung von wissenschaftlichen Nachwuchskräften
- Orientierung entlang der Wertschöpfungs-/Innovationskette

**Es gelten die Nebenbestimmungen des BMBF: NABF und NKBF 2017**




# Verbundforschung mit taiwanesischen Partnern

- **Möglichkeit** der Durchführung von **Kooperationsprojekten** mit taiwanesischen Partnern
- Skizze: **Interessensbekundungen** unter Nennung taiwanesischer Partner
- Förderung durch BMBF und National Science and Technology Council Taiwan
- Förderung der **deutschen** Partner
- **05.–06. Juli 2023: Workshop** zur Anbahnung von möglichen Kooperationen mit taiwanesischen FuE-Einrichtungen




# Zeitplan bis Projektbeginn





# Inhalt der Projektskizze

- **Fachlich beurteilbares Projektkonzept** (Ziele, Lösungsansatz, Umsetzungskonzept, Darstellung der Partner, Finanzplanung, Verwertungskonzept)





# Einreichung einer Projektskizze

- max. 15 DIN-A4-Seiten (Schriftart Arial, Schriftgröße mind. 10 Pt, mind. 1,15-facher Zeilenabstand, Rand mind. 2 cm), Deckblatt und Verzeichnisse ausgenommen
- Skizzenvorlage abrufbar unter: [elektronikforschung.de/foerderung/bekanntmachungen/design](https://elektronikforschung.de/foerderung/bekanntmachungen/design)
- Einreichung der Projektskizzen unter [foerderportal.bund.de/easyonline](https://foerderportal.bund.de/easyonline) bis zum **31. Juli 2023 23:59**
- nur der Koordinator reicht die Skizze ein
- keine Unterlagen per Post notwendig





# Ausschlusskriterien

- Mangelnde Passfähigkeit zur Fördermaßnahme
- Keine Potenziale zur Steigerung der Designfähigkeit
- Formale Unvollständigkeit der Skizze
- Nichterfüllung der Zuwendungsvoraussetzungen (z. B. reine Grundlagenforschung, iterative Weiterentwicklung von Standardsoftware, ...)
- Keiner der unter Nummer 2 genannten Schwerpunkte wird adressiert
- Keine ausreichende technisch-wissenschaftliche (oder künftig wirtschaftliche) Relevanz erkennbar



# Bewertungskriterien

## Fachlicher Bezug zur Förderrichtlinie

Neuheit/Innovationshöhe,  
Risiken, Breitenwirkung,  
Ergebnisdemonstration

Exzellenz des Konsortiums,  
Stärkung von Nachwuchsgruppen,  
Aus- und Weiterbildung

Technisch-wissenschaftliche Qualität  
des Lösungsansatzes,  
Bereitstellung der Ergebnisse,  
Konzept zur nachhaltigen Codepflege

Steigerung der Designfähigkeit,  
Technische, wirtschaftliche und  
gesellschaftliche Bedeutung,  
Stärkung der Technologiesouveränität

## Verwertungspotenzial, Hebelwirkung, Anwendung



# DE:Sign auf einen Blick


Elektronikforschung Fokusthemen Projekte **Förderung** Aktuelles

## Bekanntmachungen

### Forschung auf dem Gebiet der Design-Instrumente für souveräne Chipentwicklung mit Open-Source (DE:Sign)

Mit dieser Richtlinie fördert das BMBF Vorhaben zur Erforschung neuer Entwurfswerkzeuge und Entwurfsmethoden sowie innovativer Chipdesigns mit dem Schwerpunkt auf quelloffenen Prozessen für neue Mikroelektronik. Die Einreichungsfrist für Projektskizzen ist 31.07.2023.

Bundesanzeiger vom 23. Mai 2023



© Alexander Limbach – AdobeStock

#### EINREICHUNGSFRIST

02.06.2023 - 31.07.2023

#### KONTAKT

Dr. Tina Tauchnitz / Dr. Korbinian Schreiber  
VDI/VDE Innovation + Technik GmbH  
030 310078-3584  
designinitiative-me@vdi-ve-it.de

#### RAHMENPROGRAMM 2021 - 2024



Mikroelektronik. Vertrauenswürdig und nachhaltig. Für Deutschland und Europa.

Rahmenprogramm der Bundesregierung für Forschung und Innovation 2021 - 2024

Zum Download

#### NEWSLETTER

In unserem Newsletter informieren wir Sie anlassbezogen über aktuelle Bekanntmachungen, Veranstaltungen und Meldungen aus der Forschungscommunity.  
→ Zur Anmeldung

Bekanntmachung DE:Sign

[elektronikforschung.de/  
foerderung/bekanntmachungen/  
design](https://elektronikforschung.de/foerderung/bekanntmachungen/design)



# Ansprechpartner

Projekträger für das BMBF:

VDI/VDE Innovation + Technik GmbH

Dr. Tina Tauchnitz / Dr. Korbinian Schreiber

E-Mail: [designinitiative-me@vdivde-it.de](mailto:designinitiative-me@vdivde-it.de)

Telefon: +49 (0) 30 310078-3584